ddr3_axi_pmem.v: put register and wire declarations before usage

При синтезе с помощью Genus появляется ошибка:

wire awvalid_w = axi_awvalid_i | awvalid_q;
                                 |
Error   : Reference to undeclared variable. A variable/parameter must be declared before it is referenced. [VLOGPT-20] [read_hdl]
        : Symbol 'awvalid_q' in file 'ddr3_axi_pmem.v' on line 173, column 34.
        : Verilog module is using a parameter that is not defined in the module. You will get a notification for this, if you read the verilog file using the read_hdl command.

Переместил некоторые объявления до того как на них появляются ссылки